近几年来，嵌入式系统和嵌入式技术的国际会议、国内会议、学术论坛或半导体厂商的展销活动逐年增多。微软、Intel、TI、IBM、SUN等信息产业的知名厂商都针对新兴的嵌入式系统市场投入巨资进行研究与开发，推动着嵌入式应用的发展。
如何顺应潮流，如何使嵌入式系统为多媒体信息随手可得的目标、为我国传统产业的技术改造做出更大贡献？关键是要开拓创新思路、挖掘潜在市场、掌握嵌入式系统设计的技术和方法，提高嵌入式系统的开发效率和质量，缩短产品进入市场的周期，推动我国嵌入式系统产业的发展。
结合目前我们正在进行的机载与星载的合成孔径雷达实时成像处理系统的研究与开发工作，本文就嵌入式系统设计、开发的有关问题进行综述与大家共享。
1.1 什么是嵌入式系统
嵌入式计算机系统就是将用户所需的功能嵌入到产品、装置或大型系统中的计算机系统，通常称为嵌入式系统。嵌入式系统的数量远远大于PC, 据世界半导体贸易统计协会(WSTS)统计，2001年PC处理器只占世界处理器市场总数的6%，而嵌入式微处理器则占94%。所以世界上占大多数的计算机不是PC而是不带键盘、鼠标和显示器的嵌入式系统，是一些隐藏在各类产品中的计算部件或很小的芯片。
1.1.1 嵌入式计算机和通用计算机
由于实际情况的变化，沿袭多年按照计算机的体系结构、运算速度、结构规模、适用领域等属性将计算机分为巨型机、大型机、中型机、小型机和微计算机，并以此来组织学科和产业分工的分类方法，已经不再适用。在日新月异的计算机工业中，在计算机技术和产品对其它行业进行全面渗透的大趋势下，以应用为中心的分类方法变得更为切合实际。于是，有人按计算机的嵌入式应用和非嵌入式应用将计算机分为嵌入式计算机和通用计算机。
1.2 嵌入式计算机的演变
嵌入式计算机经历了从单片计算机、工业控制计算机、集中分布式控制系统，进而发展到嵌入式智能平台的几个发展阶段。从独立单机使用发展到联网设备。从以模拟电路为主发展到以数字电路为主、数模混合型，进而进入全数字时代。
1.3 嵌入式系统发展趋势
总的来说，嵌入式系统向着更高性能、更小体积、更低功耗、更廉价、无处不在的方向发展。嵌入式系统的设计和实现朝着基于芯片，特别是系统级可编程芯片（SoPC）的方向发展。为了降低研制难度，常采用融微处理器技术、数字信号处理技术、可编程系统级芯片设计和软硬件协同设计技术于一体的基于嵌入式智能平台的嵌入式系统的设计方法。这样可以提高嵌入式系统的开发效率和质量，缩短产品进入市场的周期。
总之，嵌入式系统覆盖的范围十分宽广，计算所正在研制的机载和星载合成孔径雷达实时成像处理系统对体积、重量、功耗有严格要求。它的处理速度要求达到几百亿次到上千亿次，星载系统尚需满足抗辐照等航天环境的要求。为了满足应用的苛刻要求，我们采取的方案之一便是基于百万至千万门数量级的SoPC（系统级可编程芯片）来设计我们的系统。这是高端嵌入式系统的典型例子。家电设备的智能遥控器，一般只需一个低档的8位单片机就可实现，是一种低端的嵌入式设备的例子。
2 嵌入式系统的机遇和挑战
2.1 嵌入式系统的战略目标
在计算机技术和产品对其它行业进行全面渗透的大趋势下，嵌入式系统作为IT产业新崛起的一个崭新分支，正在全球范围内迅猛发展。它的出现是微处理器技术、超大规模集成电路VLSI技术、网络通信技术、嵌入式软件技术相结合的产物。嵌入式系统把全球最新科技产业成果带入社会生产生活的各个领域，为各行业产品提供具有行业个性化特点的智能平台，为高科技在生活中的实用化建起了"应用"的桥梁。 作者认为，嵌入式系统的战略目标是要实现多媒体信息随手可得。
2.2嵌入式系统市场机遇
嵌入式计算机系统行业近年来发展迅猛。根据美国嵌入式计算机知名厂商Win System在RTC专业杂志上的预估，在未来10年内嵌入式计算机系统市场将有10倍于台式计算机的市场机会。
据IDC预测，嵌入式智能平台年增长率将达15%，1998年嵌入式智能平台市场的规模是126.5亿美元，2000年市场规模是250亿美元，2001年增加到311亿美元。
嵌入式系统市场机遇，其无处不在的应用前景和良好的发展趋势已引起了全球IT业众多厂商及广大消费者的关注。Intel公司将嵌入式芯片列入了它的主要产品系列，TI公司以2.5代及第3代手机为应用目标推出了开放式多媒体应用平台( OMAP )，微软公司推出了WinCE和.net战略。各大厂商的介入加剧了嵌入式系统领域的竞争。 同时，一些厂商还与高等院校和科研机构结成了合作联盟。例如，今年6月27日，在微软总部召开的Windows 嵌入式系统高校及科研机构开发人员大会上，来自25个国家及地区包括北京大学和台湾清华大学在内的77所大学获得了Windows 嵌入式系统创新优异奖。该奖项是由微软研究院大学关系部和微软 Windows 嵌入式系统高校合作计划（Windows Embedded Academic Program - WEMAP）共同颁发的。通过WEMAP计划，世界各地高校的教学和科研人员可以免费访问Windows 嵌入式系统的源代码、获得开发工具及对项目开发的支持。微软还通过举办Windows 嵌入式系统高校及科研机构开发人员大会，使学术界人士可以更方便、迅速地了解Windows嵌入式系统家族 -- 包括Windows CE、.NET及Windows XP嵌入式系统的更多技术细节。来自世界各地80多个大学的教授和博士生参加了本次大会。微软亚洲研究院院长张亚勤强调：“随着越来越多的智能设备进入我们的生活，嵌入式系统的发展速度随之继续加快，预计未来五年内其需求将达到一个高峰期。这无疑是中国软件产业发展的重要机遇之一。我们将继续深入与国内各高校及科研机构在嵌入式系统教学及研究方面的合作与交流，从而进一步提高基于Windows CE 和.NET的开发及应用水平。”
2.3 嵌入式系统面临的挑战
嵌入式系统实际上是以专用的计算机为核心的专用系统。其特点是面向用户、面向应用、面向产品，软、硬件量体裁衣，满足行业应用个性化的要求。为此，需要针对专门的应用领域，进行优化设计来满足特定行业对高性能、低成本、低功耗的特殊要求。
嵌入式应用的瓶颈在于人们的想象能力和嵌入式系统的设计开发能力。嵌入式系统的设计要求设计人员必须精通、熟悉应用系统，对应用需求有深入的分析和理解，所设计的产品必须满足环境、性能、成本的苛刻要求。同时，要有优于竞争对手的新颖特点和短的进入市场的时间，以保证从激烈的市场竞争中胜出。
3 嵌入式系统应用举例
嵌入式系统由于自身特点一旦进入各行业的市场，会具有较长的生命周期。嵌入式系统在应用数量上远远超过了各种通用计算机。嵌入式系统目前已广泛应用于通讯、网络、金融、航天、航空、消费电子、军事装备、仪器仪表、制造业控制等领域，有人将其应用按行业归纳如下：
行 业 应 用 项 目
金融、商业 ATM机、银行自助查询终端、POS机等
通讯、网络： 防火墙、VPN、VoIP、程控交换机、GPS等
航天、航空： 宇航控制器、火箭制导、雷达成像器、载人飞船模拟试验
消费电子： TV, VCRs,照相机,安全系统、视频游戏机、PDA、彩票机等
军事装备： 军用通信便携机、车载火炮发射控制器等
仪器仪表、医疗： 信令分析仪、心电测量、彩色B超、CT等
制造业控制系统： 大型油田、煤矿、核电站、钢铁厂、港口控制等
4 基于平台的嵌入式系统设计方法----嵌入式智能平台[1]
4.1 嵌入式智能平台的产生
为了应对嵌入式系统的激烈竞争，加快产品进入市场的步伐，缩短产品开发周期，一些嵌入式系统的制造厂商和一些半导体芯片生产厂商针对嵌入式系统的应用特点与行业的特殊需求推出了多种嵌入式智能平台（ EIP ）。
4.2 EIP技术
EIP （Embedded Intelligent Platform，嵌入式智能平台）是以计算机和信息技术的发展为基础的。通用计算机具有计算机的标准形态，通过配置不同的应用软件，以类同面目出现并应用在社会的各个方面，其典型产品为PC；而嵌入式计算机通常指符合某种工业标准的单板计算机，并且强调能适应于各种工作环境，可嵌入更多应用的产品。因此嵌入式计算机是具有多品种、小批量特点的产品，产业进入的门槛较高。同时由于它已经不再具有计算机的标准形态，所以一些主流工业控制计算机厂商更愿意将其定义为嵌入式智能平台（Embedded Intelligent Platform），简称EIP。
4.3 EIP的构成
嵌入式智能平台一般包含有处理器、高速缓存、FLASH、DRAM控制器、DMA（Direct Memory Access-直接内存存取）控制器、PCI（Peripheral Component Interconnect:外部设备互连）控制器等，以及一套开发系统。用户利用开发系统提供的开发工具进行编程，便可以在EIP的基础上增添专用功能或针对应用的特定要求进行系统优化和性能评估，开发出嵌入于产品、装置或大型系统中的嵌入式计算机系统。
嵌入式智能平台的引入降低了一般嵌入式系统的开发难度，开发成本，缩短了产品的开发周期。
处理器是EIP中的核心，常见的处理器由单处理器或双处理器构成。以基于分组网络技术(如VoIP-Voice over Internet Protocol和基于数字用户线的语音技术)的网络应用的EIP为例，传统的单一结构处理器很难满足这些复杂网络处理任务需求，而同时结合RISC（精简指令集）处理器和用于信号检测及噪声消除的数字信号处理器(DSP)的混合结构可以满足这些要求。一个典型VoIP系统使用一个RISC处理器来实现网络协议处理，执行位和字节操作以实现包头和路由信息解码、数据打包，并处理顺序标记以使信息包能正确实现声音回放。同时，系统还需要一个DSP来实现回声消除、噪声抑制和说话方的音调检测。在将信息打包之前DSP还执行静音检测和语音压缩，以及执行解码和解压这样的反向操作。满足这些多样要求的传统方案是采用双处理器。RISC处理器用于连接数字网络，用作协议处理引擎和网络管理器，同时也能处理主系统控制和用户接口；DSP与脉冲调制编码接口相连接，用于语音压缩及解压等功能。
尽管上面的双处理器方案原理上完全可行，但其最明显的缺点是两个处理器增加了成本，因为每个处理器有它自己的存贮器和外围器件，每个处理器也需要自己的设计工具链，以及近乎独立的软件开发工作。此外，两个处理器之间的数据交换，必须采用一些公用的双口RAM（随机存取寄存器）或FIFO（先进先出）存贮器为作两个处理器之间的缓冲器，或采用一个复杂的软件握手协议来控制数据交换。
不仅如此，该方案对于一些小型应用而言是大材小用。网络数据率决定了RISC处理器能够运行并保持的最低时钟速度，但实际上，在对单信道的数据处理中大多数时间RISC处理器都处于空闲状态。在大型系统中，RISC处理器能处理多个信道的数据流，而每个信道都有其自己的DSP，在小型系统中，多余的RISC处理器性能被浪费掉，因为其所需要的数据处理还不能充分利用DSP的性能。
于是对一些小型应用出现了单处理器方案：有在RISC处理器上扩展DSP功能的；也有在DSP上扩展RISC功能的；也有针对应用需求定制处理器（采用ASIC技术）的，但是，这种方法既费时、技术要求高、又费钱。
为了使性能价格比最佳，目前，出现了一种可扩展处理器。可扩展处理器的主要优点是使用统一的存贮器和单一的软件开发环境，比传统的双处理器设计具有更低的成本。此外，由于在内部实现定制，即允许用户根据应用的特点扩充特定的指令，所以此类处理器还能实现知识产权保护。然而，在选择采用可扩展处理器之前， 设计工程师必须完全了解应该向指令组中增加什么内容以充分利用这一结构的优点。目前这类处理器包括Tensilica公司的Xtensa和ARC International公司的ARCtangent。
4.4 EIP行业发展与特点
·充满机遇和挑战
嵌入式智能平台行业近年来发展迅猛，根据美国嵌入式计算机领导厂商Win System在RTC专业杂志上的预估，在未来10年内嵌入式智能平台市场将有10倍于桌上型计算机的市场机会。据IDC预测，嵌入式智能平台年增长率将达15%，1998年嵌入式智能平台市场的规模是126.5亿美元，2000年市场规模是250亿美元，2001年增加到311亿美元。可以讲，凡是需要嵌入智能处理、计算的应用，都是 嵌入式智能平台的市场。
·技术不断更新
嵌入式智能平台EIP是当今全球信息产业的热门，是二十一世纪计算机进入生活的发展方向。目前尚无更先进的替代技术及产品，行业本身的技术更新迅速，主要体现在随着计算机技术、超大规模集成电路技术、软件技术的逐日发展，应用领域的扩展，新的EIP产品不断被开发并迅速推向市场。
·行业壁垒较高
开发EIP产品不仅需要掌握计算机、通信以及软件领域等多方面关键技术，具备丰富的产品开发、生产管理经验，而且对产品的目标行业应用知识要有深刻的理解。上述因素使得作为EIP市场的竞争主体，要经历长期开发和生产经营实践的逐步积累、丰富的行业应用经验，才能形成竞争优势。因此该行业具有较高的进入壁垒。
·部分关键零组件仍需依赖进口
这主要针对我国EIP厂商而言。目前我国EIP生产所使用的部分关键零部件，如中央处理器及超大规模集成电路等仍须依赖美国、日本等厂商供应。此类零部件的市场供需状况及价格波动均会对EIP行业直接产生影响。随着中国加入WTO，IC进口的零关税将有助于降低产品成本。
·我国EIP产业发展状况
嵌入式智能平台属当前国家重点扶持的信息产业。近几年国务院和相关部委陆续颁布了一些对推动EIP行业发展有影响的重要政策文件，包括：《信息产业"十五" 计划纲要》、《当前国家重点鼓励发展的产业，产品和技术目录》、《鼓励软件产业和集成电路产业发展的若干政策》、《计算机与网络产品"十、五"专项规划》和《仪器仪表行业"十、五"规划》等。
同时，国家将运用高新技术和先进适用技术改造提升传统产业，包括以电子信息技术应用为重点，提高传统产业生产过程自动化，控制智能化和管理信息化水平；以先进制造技术应用为重点，推进制造业领域的优质高效生产，振兴装备制造业；改造提升重点产业的关键技术、共性技术和相关配套技术水平、工艺和装备水平。这些都对促进EIP行业及市场发展具有积极的意义。
·市场看好
国内嵌入式智能平台市场近几年也呈快速增长趋势，尤其通信产业在中国的高速发展带动了对嵌入式智能平台的需求。专家们认为国内下一代通信产品中将有70%采用嵌入式智能设备，未来嵌入式智能平台市场的增长将远高于通用PC的市场，年增长率将超过20%。
目前随着新产品的不断开发，我国EIP的应用领域逐步扩大。除了传统的行业外，目前EIP已广泛应用于通信、网络、金融、智能家电、医疗交通、商业、公用事业等新兴行业。可以说，EIP将为我国各行业实现智能化、网络化、自动化提供核心的技术平台，因此具有广阔的市场前景。
·国产民族品牌脱颖而出
EIP由工控机发展而来。工控机在中国经历了引进、仿制、自主研究开发生产等阶段。工控机的应用从传统工业控制向通信、电信、电力等对自动控制具有高要求的行业延伸。
目前，中国PC总线工控机已发展到EIP阶段，大小品牌约在15个左右。整个行业将以积极的态势稳步向前发展，主要表现在：应用领域的更加广泛和深入；优势品牌会更加突出；服务要求的不断提高；产品技术的高、新要求以及品牌的国产化。未来几年，将是国产EIP赶超国外品牌的最佳时期。继国产PC占70%以上市场以后，国产EIP也将占50%以上的市场份额。 但是，面向行业应用的软硬件一体化的国产化EIP平台当前仍处起步阶段。
5 一种开放式多媒体应用平台（OMAP）[2]
OMAP 是美国TI（德州仪器）公司为2.5代及第3代移动通信（主要是无线手持终端）专门研制的一个软硬件开发平台。借助该平台，开发人员可以创建各种多媒体产品，这些产品可以选择在不同档次的OMAP处理器上实现，以达到最佳的性能价格比和便携特点。OMAP平台为开发人员提供了高效、较方便使用的新一代无线手持终端的软硬件的架构。
5.1 OMAP系列产品
OMAP包括双内核的OMAP1510,OMAP5910 及单内核的OMAP310,OMAP710等。
OMAP1510 将适合于加速多多媒体或通信应用的超低功耗数字信号处理器(DSP)与适于控制的TI-enhanced ARM925及高级操作系统(OS)功能集成于一体。MAP1510的开放式软件架构可保持双内核(dual core)硬件对用户的透明度，以便于编程并集成到多功能产品中。
OMAP5910是双内核的通用处理器，可以应用到更加广泛的市场和产品中。OMAP5910构建在一个由ARM925和TMS320C55x构成的双处理器之上，这两个内核之间使用一种专用的处理器内部通信机制相连接。 OMAP5910及其设计套件具有多个目标应用市场，提供多媒体功能、改善的人机界面并延长电池寿命，可以有效地缩短产品开发周期。
OMAP710与OMAP310处理器是两种单核产品，仅集成了TI-enhanced ARM925。对于不要求DSP性能的低处理密度应用的无线设备，这两种产品可提供一种可选的替代方案。
OMAP310 及OMAP710处理器可与 OMAP1510处理器上的TI-enhanced ARM925实现代码兼容，允许开发人员将软件移植到针对不同目标市场的产品中。凭借这些处理器，OMAP技术可提供开发2.5G与3G多媒体无线设备所需的高性能、低能耗及编程灵活性。
5.2 OMAP的软件基础技术
美国德州仪器公司无线软件应用部Justin Helmig指出，OMAP的软件基础技术包括内核软件技术，以及为OMAP平台优化的软件模块，该平台可针对不同应用提供易于实现的特色化设计。 OMAP平台的内核软件技术也使应用开发人员能够充分利用OMAP处理器的性能，而不需要具体了解基础硬件架构。对于个人设备而言，该平台为希望进一步实现未来无线通信的开发人员提供灵活的解决方案。OMAP处理器支持众多类型的应用，如语言处理、定位服务、安全性、游戏、移动商务、个人管理及多媒体功能等。
5.3 OMAP平台内核软件技术
为加速信号处理任务，OMAP平台的内核软件允许应用程序利用DSP，从而提高产品性能。用户可以与运行在TI-enhanced ARM925上的操作系统互动，同时使用DSP来加速多媒体、语音、安全性或其它功能。凭借优化的底层软件，DSP 能以低功耗方式执行这些 信号处理任务，从而能够延长电池使用寿命，并可实现更小的产品体积。
对应用开发人员 OMAP平台的内核软件技术提供了在不了解DSP或信号处理知识的前提下，使用DSP功能的机制。开发人员通过易于使用的高级应用程序接口(API)方便地获得DSP加速算法，相同的API集可运行于各种具有或不具有DSP的OMAP平台上，从而可实现代码的复用，使同样的软件应用到不同目标市场的设备中。
为保持编程的简单性，在可能的条件下API的开发都将基于现有的操作系统API。内核技术器件一般以共享库形式来实现，因此在多个应用中都可以利用其所提供的功能。这样，内核技术可以作为库及报头文件的集合进行分配，简化了应用程序的编程，并保护了OMAP开发人员的知识产权。
5.4 DSP/BIOS桥
OMAP 平台的内核软件技术采用DSP/BIOS桥及OMAP平台的特性来开发，OMAP平台可在DSP及TI-enhanced ARM925上实现非对称多处理技术。DSP/BIOS桥可将DSP操作系统与TI-enhanced ARM925操作系统链接起来，从而使应用程序能够以独立于设备的高效方式进行通信。DSP/BIOS桥还使开发人员能够在多个基于OMAP的平台上重复使用其内核技术。
总之，OMAP平台将高性能、低功耗处理器与易于使用的开放式软件架构，以及全面支持网络应用进行了成功结合，为开发新一代2.5G及3G无线应用奠定了良好的软硬件基础。内核软件技术是OMAP平台成功的关键因素，可方便地提供媒体流处理、安全性、生物统计学、语音识别、高级音频及其它功能。
6 适用于嵌入式系统的可编程芯片
嵌入式系统对硬件的体积、重量、功耗、成本、可靠性都有不同程度的要求，对某些指标又会有特殊的要求。例如，手机一类的移动设备对功耗特别敏感，信息家电产品对成本很敏感，军用设备对可靠性等指标要求极高。因此，对不同的应用领域，其需求的侧重点是不同的，需要我们认真考虑选择合适的软硬件平台。
集成电路已进入了亚微米、甚至纳米的超大规模集成时代，用系统级可编程芯片构成嵌入式系统的硬件，不论在体积、重量、功耗、成本、可靠性等方面均可达到理想效果，将成为一个最佳选择方案。因此，专用芯片设计是嵌入式系统设计的核心技术之一。
适用于嵌入式系统的芯片可以分为通用芯片和专用芯片两大类分别讨论如下：
6.1 通用芯片
通用芯片主要有标准单元IC、FPGA和门阵列等。现比较如下：
6.1.1 标准单元IC（即半定制ASIC芯片）
·优点：
·能最优化面积利用率。
·能获得最好的性能。
·缺点：
·建立坚实的设计基础，对开发资源投资大。
· 设计难度大，要求设计工具功能强、设计随工艺技术不断更新换代；在设计规则长度小于0.25μm的深亚微米(DSM)设计中，设计人员通常要花费大量精力解决DSM效应如迁移、天线效应等问题。这些问题主要由非常小的物理结构引起的。这正是在后端设计流程中采用专用开发工具处理这些效应的原因。
·设计人员的专业知识提出了更高的要求，同时也需要一些专业设计公司提供工具使用方面的帮助。开发人员在工具领域掌握的专业知识越多，就越有可能获得最优化的设计(面积最小同时性能最佳)。
·于存在设计和工具应用两方面的挑战，缩短设计时间自然就成为项目计划的一个决定因素。
·准单元IC相关的非重发性设计成本（NRE Non-recurring Engineering）费用。该费用主要用于制作蚀刻掩模，当掩模的设计规则长度在0.18μm以下时，NRE费用通常高达几十万美元，这种情况下要保持收支平衡就要求芯片有足够的销售量。
6.1.2 FPGA(现场可编程门阵列)
·点：
·PGA成本较低。
·标准单元IC和门阵列相比，FPGA具有可编程的优点，因此不存在掩模成本；芯片完成后尚可通过编程进行修改，硬件风险小。
·点：（随着技术进展，有些缺点正在逐步克服）
当进行大批量生产时，FPGA所具有的成本优势也将削弱。
·PGA的可编程性对硅面积的要求较大，因而功耗较高。为了适应数量增加的外部引脚，封装的价格也更昂贵。即使是小批量的生产，掩模可编程ASIC方案的成本有时会更低一些。
6.1.3 门阵列
·优点：
·供门结构完备的芯片，比如“门海”结构，设计工程师唯一要做的就是通过金属层上的门级布线实现ASIC。
·门阵列技术所能达到的系统频率超过目前FPGA技术所能提供的频率。
·门阵列的开发工作也相对比较简单，因为大部分可以自动完成。门阵列的开发成本要远小于标准单元IC，因为电路实现只需要增加金属层，极大地减少了设计步骤。
·缺点：
与标准单元IC相比，门阵列的主要缺点是面积利用率和性能都较低。
·标准单元IC（即半定制ASIC芯片）
·优点：
能最优化面积利用率。
能获得最好的性能。
·缺点：
为建立坚实的设计基础，对开发资源投资大。
其设计难度大，要求设计工具功能强、设计随工艺技术不断更新换代；在设计规则长度小于0.25μm的深亚微米(DSM)设计中，设计人员通常要花费大量精力解决DSM效应如迁移、天线效应等问题，这些问题主要由非常小的物理结构引起的。这正是在后端设计流程中采用专用开发工具处理这些效应的原因。
对设计人员的专业知识提出了更高的要求，同时也需要一些专业设计公司提供工具使用方面的帮助，开发人员在工具领域掌握的专业知识越多，就越有可能获得最优化的设计(面积最小同时性能最佳)。
由于存在设计和工具应用两方面的挑战，缩短设计时间自然就成为项目计划的一个决定因素。
标准单元IC相关的NRE费用。该费用主要用于制作蚀刻掩模，当掩模的设计规则长度在0.18μm以下时，NRE费用通常高达几十万美元，这种情况下要保持收支平衡就要求芯片有足够的销售量。
·FPGA(现场可编程门阵列)
·优点：
FPGA成本较低。
与标准单元IC和门阵列相比，FPGA具有可编程的优点，因此不存在掩模成本；芯片完成后尚可通过编程进行修改，硬件风险小。
·缺点：（随着技术进展，有些缺点正在逐步克服）
当进行大批量生产时，FPGA所具有的成本优势也将削弱。
FPGA的可编程性对硅面积的要求较大，因而功耗较高，为了适应数量增加的外部引脚，封装的价格也更昂贵。即使是小批量的生产，掩模可编程ASIC方案的成本有时会更低一些。
·门阵列
·优点：
提供门结构完备的芯片，比如“门海”结构，设计工程师唯一要做的就是通过金属层上的门级布线实现ASIC。
门阵列技术所能达到的系统频率超过目前FPGA技术所能提供的频率。
门阵列的开发工作也相对比较简单，因为大部分可以自动完成。门阵列的开发成本要远小于标准单元IC，因为电路实现只需要增加金属层，极大地减少了设计步骤。
·缺点：
与标准单元IC相比，门阵列的主要缺点是面积利用率和性能都较低。
6.2 新一代系统级可编程产品[3]
除了上述通用芯片外，针对庞大的EIP市场，还出现了新一代系统级可编程产品，如嵌入式标准产品(ESP)、专用可编程产品(ASPP)、现场可编程系统芯片(FPSC)。后者也称SoPC（System on Programmable Chip）或PSoC（Programmable System on Chip）。这些芯片都在一个器件上集成了嵌入式功能和可编程逻辑门及存储器，因而设计人员能在短时间内快速开发出节省成本的复杂系统。设计人员在使用这些产品时，面临着一系列新的挑战，包括配置嵌入式功能、把嵌入式功能与他们自己的定制逻辑设计相结合、功能及时序仿真以及硬件测试和调试等。
6.2.1 ESP产品的构成
ESP 产品包含有三个最基本的功能模块，即嵌入式标准功能、通用可编程逻辑阵列和嵌入式存储器。ESP器件中嵌入式功能的典型实现方法是利用标准单元或全定制设计方案。与采用可编程逻辑门实现同样功能相比，这种方法具有较高的性能价格比，并能实现更多的功能。同时它们还能提供可编程逻辑阵列不可能实现的特殊模拟功能。使用嵌入式功能的更大好处是，ESP制造商已对它们的功能和时序进行了严格的测试，实际上已预先验证了最终设计的最基本部分。
6.2.2 设计灵活性问题
虽然某些ESP器件的嵌入式功能具有一定程度的可定制性，但显然它们的灵活性没有通用可编程逻辑做得好。ESP器件是利用同一个器件上的通用可编程逻辑来弥补灵活性的欠缺。可编程逻辑使设计师在保留嵌入式功能的同时能完全定制部分设计。因而ESP器件具有性能优越、功能可靠、成本低和灵活可编程逻辑等特点。
6.2.3 ESP器件的设计问题
ESP器件的设计流程与高密度通用可编程逻辑器件(如大规模FPGA)的设计流程相类似，包括设计输入、功能仿真、逻辑综合、布局和布线、时序仿真和硬件验证。但在几个关键问题上仍有特别之处， Quicklogic公司的W. L. Lim在这方面的评述会有一些参考价值：
·模块化设计、层次化设计和设计复用有助于ASIC和FPGA设计者缓解大型设计的复杂性问题。基于ESP的设计也需要用到这些方法，因而ESP设计的第一步是将设计任务划分为若干个逻辑子功能。在层次化设计的最高层，有两大模块：嵌入式功能和用户的定制逻辑。实际上，嵌入式功能在可编程逻辑设计中有点类似于“黑盒子” 。下一步就是对可编程逻辑设计定义由顶而下直到最底层的各个功能模块的功能。然后对每个模块进行框图化、编码、验证和添加到设计中。ESP器件的片上存储器 (典型情况为双口SRAM)通常也集成到可编程逻辑设计中，可在任意层中作为一个“黑盒子”。
·一旦设计划分完毕，各模块编码完成，下一步就可以配置嵌入式功能。配置有可能很简单，只需遵循嵌入式功能软件的用户向导即可，但也有可能会很复杂，类似于自主开发运行在嵌入式功能硬件平台上的软件IP。
功能仿真
设计师在层次化设计的最高层将嵌入式功能与定制逻辑集成起来进行功能仿真。如果仔细构造了设计的可编程逻辑部分，整个设计的功能仿真应该非常简单，因为嵌入式功能已由ESP器件制造商进行了严格的功能性定义和测试。
·正如大部分由第三方提供ASIC或FPGA软件IP的情况一样，ESP器件里的嵌入式功能一般都带有软件仿真模型和测试平台。这样即使嵌入式功能是个黑盒子，在设计仿真的各个阶段都可以很容易地评估它们的功能。
·综合、布局及布线
逻辑综合阶段与ASIC或FPGA的设计几乎是一样， 但ESP设计在这一步占用的时间较少，因为占设计绝大部分(根据门数来算)的嵌入式功能并不需要综合。
·布局和布线
ESP 的布局和布线过程与FPGA类似，而结构上的区别以及构造ESP使用的技术又使这两者有所不同。嵌入式功能不需要布局和布线过程。嵌入式功能在一个基于 ESP的设计中将占用90%的逻辑门数，因此比起一个相同大小而完全用通用可编程逻辑门实现的设计，ESP设计的布局和布线过程所花的总时间将大大缩短。
设计者必须运行布局和布线工具来实现自行设计的可编程逻辑部分。ESP在此过程的特别之处在于要处理嵌入式功能和用户定制逻辑之间的信号连接，如果处理不当将会影响整个设计的顺利完成，因此要对它进行严格的检验。
· 与采用许多分立器件完成的设计相比，ESP设计的最大优点之一在于它能极大地提高系统性能。这种性能提高来自于消除了芯片内/外的延迟，但更重要的是在功能模块之间提供了更宽的信号传输路径。比如，在一个典型ESP器件中，嵌入式功能和用户可编程逻辑之间可以很容易地连接300到500个信号线。
·时序和验证
成功地实现布局和布线后，下一步设计流程就是时序仿真。与功能仿真一样，ESP设计的时序仿真速度要比通用可编程逻辑器件的仿真速度快，因为器件制造商在出厂时一般都完成了嵌入式功能的运行和时序特性的验证，而嵌入式功能通常是设计中最复杂的因素。可是在某些情况下，ESP器件的嵌入式功能是一个必须由设计人员自己配置的硬件平台，它可通过一套基于PROM的开关或是通过软件IP来配置。这些可配置的嵌入式功能给予设计人员一定的灵活性，但同时也要求实施更完全的时序验证。用基于PROM的开关能更轻易地解决时序问题，因为制造商已经测试了几乎所有可能的开关设置。然而用户还是有可能选择到一个制造商未特别测试过的组合，因为100位的PROM能产生多达2100种可能的开关设置。
用软件IP来配置要相对复杂些，因为根据软件IP在嵌入式硬件平台上的不同实现，设计中的关键路径会随之改变。尽管如此，与在通用可编程逻辑中实现软件IP功能的时序验证相比，这种情况比较简单，因为嵌入式功能的可能配置通常比通用逻辑要少。
通常嵌入式功能的功能仿真需要测试平台和仿真模型，时序仿真可以充分评估它们的运行特性。不同于可随时测量各点信号的基于多种分立器件的设计，ESP器件的许多信号都是在内部传输的，因而与通用可编程逻辑器件相比,它的功能和时序仿真步骤将更加严格。仿真时这些信号都是可视化的，而在硬件验证时却是不可见的。因为其集成度高，ESP器件支持非常复杂的设计，因而更需要仔细地仿真。
ESP器件设计开发过程的最后一步是硬件验证。有趣的是，它占用的时间最少，只是简单地检查前面各个步骤是否正确执行就可以了。
如果设计在硬件方面不能正确进行，最好回过头去在仿真过程中进行问题的再现，而不是直接调试硬件。设计者要通过硬件调试直接找出问题之所在，一定程度上受到集成度及内部信号的制约。如果必须通过硬件调试，设计者可以临时修改设计，把内部信号通过I/O引脚从可编程逻辑阵列部分引出，从而提高内部设计的可视性。
虽然基于ESP设计的硬件调试通常要比调试分立器件甚至基于FPGA的设计更为困难，但系统级验证较简单却是它的优点，因为一旦ESP工作正常，系统设计的大部分工作可能就已经完成了。 7 嵌入式系统设计的若干问题
7.1 系统总体设计
尽管嵌入式系统应用面极广，复杂程度差别极大，应用的个性化要求各不相同。但是，嵌入式系统总体设计需要考虑的主要问题仍然可以归纳成下述几个方面：
·进行深入的系统分析，透彻理解应用需求。
·根据应用需求，形成总体方案，选择或自行搭建开发平台，完成算法与体系结构的映射；形成软硬件协同设计方案；
·嵌入式处理器选型；
·实时操作系统 (RTOS)选型；
·开发工具 (例如编译器、仿真器)选型或开发；
·数据通路的设计；
·可测试性设计；
·可重用性设计；
·仿证、验证环境的建立；
·目标节点的策划；
7.2 嵌入式处理器
嵌入式处理器是面向应用、面向用户的嵌入式系统的核心，由于面向应用、面向行业的特点，针对不同应用和不同半导体工艺，目前各类嵌入式处理器的变种计有1000余种，大致可分为：
·嵌入式微处理器： ARM, PowerPC, 68000,MIPS,386EX；
·嵌入式微控制器： 8051,MC68HC05,MC68HC11,68300,Am186, TMS320C2X；
·嵌入式DSP处理器： TMS320系列,DSP56000系列；
·嵌入式SOC（片上系统）： OMAP, M-Core；
7.3 嵌入式处理器的发展
随着嵌入式应用领域的日益扩展，如：手机、磁盘驱动器、PDA、网络交换机、打印机等等，要定义“嵌入式”这个概念本身正变得越来越困难。不过有一点可以肯定，那就是嵌入式领域内的诸多应用对诸如性能、价格、功耗等各项指标有着千变万化的要求。为了适应不同要求，推动了面向各种应用的处理器也在同时迅速发展。下面以应用极广的英国ARM公司的嵌入式ARM处理器为例，进行分析。
ARM处理器微体系结构的演变--过去的十年中，ARM处理器经历了从简单的ARM7TDMI内核发展到最新ARM11EJ-S内核，其主要进展如下：
·从简单的三级流水线到先进的８级流水线结构。用单个时钟来进行比较，性能差别不大。
·ARM11是ARM家族中性能最强的一个系列。 ARM7TM 通常只能在200MHz以下的频率运行；在0.13微米工艺下，ARM11TM运行频率高达500-700MHz，带来了更为强大的性能。
·ARM处理器在增加流水线级数的同时，结构设计进行了改进。在ARM1026EJ-STM内核里，用一个返回堆栈，减少子程序返回时的流水线刷新时间，提高了系统性能。
·ARM11增加了静、动态组合的跳转预判。
·ARM11支持单指令多数据（SIMD）指令。
7.4 实时操作系统 (RTOS)
软件是嵌入式系统的核心之一，嵌入式系统往往有实时的要求，而且实时操作系统具有简洁、紧凑等特点，因此，嵌入式系统往往选用嵌入式实时操作系统。用于嵌入式系统的实时操作系统很多，但是，不是每种嵌入式实时操作系统都能支持上述嵌入式处理器。因此，嵌入式处理器与嵌入式实时操作系统的选型必须同时考虑。
常见的嵌入式实时操作系统有：
·VxWorks；
·OS-9；
·PSOS；
·VRTX；
·QNX；
·基于Linux的实时操作系统；
·基于Windows的实时操作系统；
·国内自主开发的实时操作系统；
7.5 可测试性设计 ( DFT )与设计验证
系统级FPGA设计验证应该包括：
·设计规则检查
设计规则检查工具可以制定专用的规则，包括代码风格、可综合性、可仿真性检查等；
·RTL级仿真
先对模块源代码的功能进行确认，再对全系统的功能进行确认，符合自底向上的设计思路；
·动态生成测试平台
产生仿真用的网表和测试平台模板，依据其产生的波形文件创建完整的HDL（硬件描述语言）测试平台和测试向量；
·静态时序分析
根据周边时序状况和试验板对FPGA系统提出的时序要求，对FPGA进行约束；
·时序仿真
检查时序是否满足FPGA内触发器的建立、保持时间等要求；
·软硬件协同验证
协同仿真硬件和软件对设计包含的硬件功能、时序和处理器指令系统等进行分析验证；
·形式验证
用特定的数学算法检查连线的拓扑关系，来验证布局布线后的网表是否与布局布线前的网表具有相同的功能；
·板级仿真
FPGA设计除了要满足芯片级时序要求，还要满足板级时序要求；
·内嵌调试技术
利用FPGA本身的可编程特性，帮助设计者在调试过程中方便地分析FPGA内部节点或I/O管脚状态；
·信号完整性和EMC分析
开发高速I/O系统的关键是信号的完整性与满足苛刻的EMC要求；
·功率分析
利用功率分析工具与仿真器，在设计初期精确估算并优化系统的功耗。
7.6 可重用设计（IP-Ware）
可重用设计是嵌入式系统的一个重要设计概念和设计方法，一些生产FPGA的厂商将它称为IP-Ware。IP内核是满足规定规范，并能在设计中复用的功能模块。根据功能不同，内核可进行参数化，也可不进行，但内核供应商必须提供相关的文档以及内核功能验证方法。令人遗憾的是，目前还没有业界普遍接受的规范，不同公司的IP内核需要满足的规范也不尽相同，这是很难在设计中融合不同厂商所提供内核的一个主要原因。尽管不同的组织都提出了内核应满足的标准，但如果业界没有一个为大家所广泛接受的规范，IP内核集成的诸多问题仍难以避免。
8 半导体产业IP复用现状[4]
8.1 可复用设计的问题
在IC设计中，IP内核复用可以有效地缩短产品开发周期并降低成本，然而目前整个IP产业尚不成熟，行业规范和交流渠道的缺乏限制了IP产业的发展。本文介绍了IP内核的应用现状以及当前IP产业的几个主要组织及相关的工作情况，了解当前国际IP产业现状将有助于中国IP产业的健康发展。
8.2 IP内核的三种类型
IP内核可以在不同的硬件描述级实现，由此产生了三类IP内核：软核、固核和硬核。这种分类主要依据产品交付的方式，而这三种IP内核实现方法也各具特色。
·软核通常以可综合的HDL提供，因此具有较高的灵活性，并与具体的实现工艺无关。其主要缺点是缺乏对时序、面积和功耗的预见性。由于软核是以源代码的形式提供，尽管源代码可以采用加密方法，但其知识产权保护问题不容忽视。
·硬核则以经过完全的布局布线的网表形式提供。这种硬核既具有可预见性，同时还可以针对特定工艺或购买商进行功耗和尺寸上的优化。尽管硬核由于缺乏灵活性而可移植性差，但由于无须提供寄存器转移级(RTL)文件，因而更易于实现IP保护。
·固核则是软核和硬核的折衷。
大多数应用于FPGA的IP内核均为软核。软核有助于用户调节参数并增强可复用性。软核通常以加密形式提供。这样实际的RTL对用户是不可见的，但布局和布线灵活。在这些加密的软核中，如果对内核进行了参数化，那么用户就可通过头文件或图形用户接口(GUI)方便地对参数进行操作。对于那些对时序要求严格的内核(如PCI接口内核)，可对特定信号实行预布线或分配特定的布线资源，以满足时序要求。这些内核可归类为固核。由于内核是预先设计的代码模块，因此这有可能影响包含该内核的整体设计。由于内核的建立(setup)、保持时间和握手信号都可能是固定的，因此设计其它电路时都必须考虑与该内核进行正确地接口。如果内核具有固定布局或部分固定的布局，那么这还将影响其它电路的布局。
8.3 IP内核产业的三类主体
对IP内核产业感兴趣的人可分为3类；第三方IP供应商、第三方IP用户和专业的IP设计人员和用户。
·第三方IP供应商是那些只对内核开发感兴趣并以此作为最终产品或附属硅产品销售的公司，这些公司并不关心如何将内核产品与整体产品设计进行接口。
·第三方IP用户是为那些开展大型设计项目的公司服务的企业，他们希望通过利用来自外部的内核加速产品的上市时间。IP用户正致力于开发针对特定应用的产品，而对自己开发专用内核没有兴趣，因为自己重复利用这些内核的机会很小。
·专业IP设计人员和用户则服务于那些针对特定市场进行大规模内部专用产品设计的公司。这些公司设计复用的机会很多，因为他们的设计主要针对某个特定市场。虽然这些公司在内部专用内核的设计中形成了设计复用理念，但也购买一些外部开发的内核，以作为内部开发产品的补充。
8.4 设计复用相关的组织
由于IP已成为芯片设计的一项重要内容，因此业界成立了不同的组织以推动设计复用标准的发展。他们的目标是开发一套业界标准，促进IP使用并简化外部IP与内部设计之间的接口。下面将介绍那些致力于标准开发的组织及其作用。
·VSIA 协会 1996年9月虚拟接口联盟(VSIA) 成立，该联盟的成立是为了推动多个来源IP内核之间的“混合搭配”而制订开放标准，从而加速SoC开发。该联盟的会员由业界各系统公司、半导体公司、IP 公司和EDA公司组成。VSIA希望通过发布开放的接口标准创建一个环境，这样VC(虚拟器件-Virtual Component)就能以最少(甚至不需要)的胶合逻辑电路轻松地满足基于功能和物理层面的“虚拟接口”需求。VSIA标准包括业界已有的标准、公开或专有的数据格式，目标是创建可交付使用的内核标准格式。这样内核就完全独立于各个用户的独特设计流程。
·OpenMORE
Synopsys公司和Mentor Graphics公司合作开展了著名的OpenMORE(Open Measure of Reuse Excellence)计划，这是建立在两家公司共同发起的“复用方法指南”(RMM)基础上的一项评估计划。OpenMORE将IP内核设计定义为可视为完整SoC设计一部分的独立设计。此外，RMM还定义软核为软宏(soft macro)或以集成RTL代码形式交付的内核；而硬核则定义为硬宏或以GDSII文件形式交付的内核。硬核可以是完整的设计、布局和布线。当设计人员决定为他们的设计购买IP内核时，IP评估将成为设计流程的重要环节。
OpenMORE方案有望通过为内核复用质量提供合理的评估模式而简化IP评估流程。IP开发人员在一个工作表中填写有关硬核和软核的规则描述和应用指南，用户利用该过程得到的最后分数来评估内核设计方法。
工作表评估旨在改进内核的可复用性，进而改善IP内核集成至最终SoC设计的速度和可预测性。需要注意的是，在各个公司独立开发IP设计标准的过程中，他们通常并不保证预想的内核同实际内核在功能上完全匹配，因为无法保证其他公司也具有与那些既购买第三方IP又自行设计IP的公司相同的设计复用风格。
大部分OpenMORE用户是那些通常在使用公司内部开发的内核和第三方IP的公司。IP提供商也可采用OpenMORE以使用户更方便地使用内核，从而减少所需的客户支持。
·RAPID和VCX组织
一些开发和销售IP的公司于1996年成立了可复用特定应用知识产权开发协会(RAPID)。该协会致力于促进使用并接受外部IP产品。其目标是通过建立相关的准则，鼓励协会成员在电子行业内或与产业标准组织合作时采用良好的商业和设计惯例，使设计人员更轻松地使用IP。
“虚拟器件交换”(VCX)组织的任务是创建一个高效、开放的国际市场架构，以推进虚拟器件(VC)业务。他们成立了一个“交易中心”，采用了股票和商品市场的最佳特性、服务和结构进行VC交易。这两个组织成立了合资公司以加速开发并使VCX成为全球IP商务架构。
8.5 业界对IP内核的观点
在过去几年，业界和研究机构对于IP在设计过程的影响进行了一些讨论，他们从理论和实践两方面论述了IP对SoC设计的影响。尽管市场上很早就出现了IP内核，但内核的市场地位仍未确立，因此在向成熟市场发展过程中，内核产品的用户和供应商仍然面临着严峻的考验。
·用户的观点
从事内核设计的开发人员一直对缺乏基础架构忧心忡忡。采用第三方内核时，最大的问题在于文档编制。文档编制之后，还需要能提供100%覆盖范围的测试平台，以验证内核设计。购买IP内核的设计人员不仅需要RTL文件，还需要保障设计性能。
由于存在IP产品许可证和设计集成工艺的问题，尤其是当设计中采用多家供应商的内核时，融合难度的增加使得采用第三方IP是否还有意义值得商榷。这些问题通常会推迟产品的上市时间，进一步抵消了设计采用外部IP的优势。在设计工艺中严格遵循IP使用规范的公司通常需要耗费相当多的资源开发内部IP政策和需求。不仅内部开发的IP需要遵循设计方法，而且在购买外部IP之前更需要仔细地评估内核。评估IP的过程比较漫长，一般持续数周甚至数月。而评估IP的成本也相当惊人，这不利于把IP融入小公司的开发流程。
·供应商的观点
IP用户首次从IP供应商购买内核获取的经验非常重要。由于IP产业相对而言仍处于成长期，因此IP在工程师之间的口碑相当关键。实际上，某些IP供应商甚至宣称80%的销售是“口碑相传”的结果。显然，与客户之间良好的关系至关重要。但IP业界也开始寻求互联网的帮助，供应商不仅利用互联网展示产品，还将其作为一种交货方式。可编程逻辑器件公司也在IP开发中投入了大量的人力物力。
像Altera和Xilinx这些公司已将IP产品的成功开发视为百万门级新器件产品获得成功的关键因素。这些公司都开发了IP设计技术，并通过与第三方IP供应商的合作，协助客户理解新设计方法以及为用户提供的内核程序。这两家公司也开发自己的内核和设计工具。
尽管这些公司也经销IP内核，但他们的目标是缩短FPGA设计时间，以出售更多的硅片。可以通过出售内核许可，在一年的时间里将内核进行节点锁定 (node-locked) 。允许用户在这一年时间内在其设计中随时地采用该内核。一些硅片销售商允许在特定的设计中使用其内核，而只在其他设计中收取微不足道的内核复用费。而另外一些硅片销售商则对内核复用完全不加任何限制。以出售IP为其主营业务的第三方IP供应商可选择不同的销售策略。他们既可以出售内核以收取相关费用，用户可以将该内核用于特定设计或未来任何设计，也可以选择按件计费的方式购买内核，从而降低用户购买内核的风险。此外，还可以采取综合上述两种方式的混合模式。
8.6 日本富士通公司可提供的IP内核举例：
·处理器与DSP ARC-tangent-A4；ARM7/9；256-pt.FFT；
·网络与通信 P0S-PHY Level 3； POS-PHY Level 4； 10/100 MAC ；
G/10GMAC；OC3；OC12 Sonet Framer；
·标准总线控制器 USB2.0 Device Controller； USB 2.0 PHY ；PCI 2.1
Controller； PCIX；1394 Link Layer-400Mbps；
·ARM Peripherals 地址译码；总线裁决；内部存储器接口；外部总线接口；数据多路转接开关（主-->从）；数据多路转接开关（从-->主）；
·多媒体 VoIP core （4通道）； AC97控制器；JPEG；MJPEG；枧频编码器；
·无线 蓝芽；802.11a ；802.11b；
·总线桥 PCI—AHB桥；ARC--AHB桥；ARM--AHB桥；AHB--APB桥；
·存储器控制器 ARM 7 Cache控制器；ARM 9 Cache控制器； SDRAM控制器；
·DDR控制器；
·其它外设 DMA控制器；UART；中断控制器； I2C；PCMCIA；
9.结束语
尽管高科技市场的发展这几年起伏不定，但是嵌入式行业却一直保持强劲的持续发展势头，在复杂性、实用性和高性能价格比等方面都达到了前所未有的高度。嵌入式技术具有广泛的应用范围。其无处不在的应用前景和良好的发展趋势已引起了全球IT业众多厂商及广大消费者的关注。它可以用于移动计算平台（PDA、掌上电脑等）、信息家电（数字电视、机顶盒、网络设备等）、无线通讯设备（智能手机、股票接收设备等）、工业/商业控制（智能工控设备、POS/ATM 机）、电子商务平台、甚至军事应用等等诸多领域。嵌入式技术早已渗入到人们日常生活的每一个角落，与我们的生活息息相关。随着越来越多的智能设备进入我们的生活，嵌入式系统的发展速度随之继续加快，预计未来五年内其需求将达到一个高峰期。这无疑是中国信息产业发展的重要机遇之一。
随着半导体技术的发展，富士通公司和Xilinx公司即将上市的基于90纳米半导体工艺的系统级可编程芯片富士通CS101系列和Xilinx Spartan-3 ，给高端嵌入式系统的设计者和用户提供了诱人的机遇，其主要技术指标如下：
·集成度达到：42万门/mm2；
·单芯片最大可集成1亿门；
·具有十层低K介质金属连线；
·1百万门的FPGA（约为17000逻辑单元）的价格不超过20美元；
·功耗达到2.7 nW (1 门,1MHz)，也就是说，100MHz，1百万门的芯片耗电仅0.27W；
对于低端的嵌入式应用，TI等芯片厂商推出了包含嵌入式控制器、FLASH存储器、少量SRAM在内的单片嵌入式计算机，其单片的批量价格不到一美元。
以前，FPGA一类芯片由于价格较贵仅用于军事、通信、工业控制等对价格不太敏感的领域。随着可编程芯片的飞速发展，这类芯片的价格已进入批量生产的范围。FPGA不但会在通讯领域继续得到大量使用，而且在3C融合的数字消费电子产品等领域的应用将得到扩展。
因此，嵌入式系统最缺的是智慧，是人们的想像力和创新能力。